EL DISPLAY DEVICE AND ELECTRONIC DEVICE

Patent number:

JP2001076868

Publication date:

2001-03-23

Inventor:

YAMAZAKI SHUNPEI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

H05B33/08; G09F9/00; G09F9/30; G09G3/20; G09G3/30; H01L27/32; H01L51/50; H05B33/14; H05B33/02; G09F9/00; G09F9/30; G09G3/20;

G09G3/30; H01L27/28; H01L51/50; H05B33/14; (IPC1-7): H05B33/08; G09F9/00; G09G3/20; H05B33/14

- european:


Application number: JP20000194774 20000628

Priority number(s): JP20000194774 20000628; JP19990182590 19990628

Report a data error here

Abstract of JP2001076868

PROBLEM TO BE SOLVED: To reduce size and a manufacturing cost by forming a part or the whole of a driving circuit inside a picture element part. SOLUTION: In a picture element part, a CMOS circuit formed of an (n) channel type TFT 204 and a (p) channel type TFT 205 is formed under a picture element electrode 49, and various elements, a driving circuit or a signal processing part are formed with this CMOS circuit as a basic unit. The driving circuit is a data signal driving circuit and a gate signal driving circuit. With this constitution, since the elements and the driving circuit are formed of the TFT formed under the picture element electrode 49 in respective picture elements and are formed inside the picture element part as a whole, a dead space in the picture element part can be effectively used. When forming a switching TFT 201 and a current control TFT 202 of the (n) channel type TFT, an operation speed is quickened, and since the size can be reduced, a dead space under the picture element electrode 49 can be more effectively used.



Data supplied from the esp@cenet database - Worldwide

Family list

16 family members for: JP2001076868

Derived from 12 applications

1 Photoelectric display device and electronic device

Inventor: SHUNPEI YAMAZAKI (JP)

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: G09G3/32A; H01L27/32M2 IPC: H01L27/32; H01L51/52; H01L27/28 (+4)

Publication info: CN1203556C C - 2005-05-25 **CN1279518 A** - 2001-01-10

2 El display device and electronic device

Inventor: SHUNPEI YAMAZAKI (JP)

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: G09G3/32A; H01L27/32M2 IPC: H01L27/32; H01L27/28 (+3)

Publication info: CN1607872 A - 2005-04-20

3 EL display device and electronic device

Inventor: Applicant:

EC: G09G3/32A; H01L27/32M2 **IPC:** H01L27/15; H01L27/32; H01L51/52 (+3)

Publication info: CN1967858 A - 2007-05-23

4 EL display device and electronic device

Inventor: YAMAZAKI SHUNPEI (JP) Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: G09G3/32A; H01L27/32M2 IPC: H01L27/15; G09G3/32; H01L27/32 (+6)

Publication info: EP1065723 A2 - 2001-01-03 **EP1065723 A3** - 2006-05-24

5 EL DISPLAY DEVICE AND ELECTRONIC DEVICE

Inventor: YAMAZAKI SHUNPEI Applicant: SEMICONDUCTOR ENERGY LAB

EC: IPC: H05B33/08; G09F9/00; G09F9/30 (+17)

Publication info: JP2001076868 A - 2001-03-23

6 EL DISPLAY DEVICE AND ELECTRONIC DEVICE

Inventor: YAMAZAKI SHUNPEI Applicant: SEMICONDUCTOR ENERGY LAB K K

EC: G09G3/32A; H01L27/32M2 IPC: H01L27/32; H01L27/28 (+2)

Publication info: KR20010029845 A - 2001-04-16

7 EL display device and electronic device

Inventor: YAMAZAKI SHUNPEI (JP) Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: G09G3/32A; H01L27/32M2 **IPC:** H01L27/32; H01L51/52; H01L27/28 (+2)

Publication info: TW515109B B - 2002-12-21

8 EL display device and electronic device

Inventor: YAMAZAKI SHUNPEI (JP)

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

EC: G09G3/32A; H01L27/32M2 IPC: H01L27/32; H01L27/28 (+2)

Publication info: TW543206B B - 2003-07-21

9 EL display device and electric device

Inventor: YAMAZAKI SHUNPEI (JP) Applicant: SEMICONDUCTOR ENERGY LAB (US)

EC: G09G3/32A; H01L27/32M2 IPC: H01L27/32; H01L27/28 (+2)

Publication info: US6380687 B1 - 2002-04-30

10 EL display device and electronic device

Inventor: YAMAZAKI SHUNPEI (JP) Applicant: SEMICONDUCTOR ENERGY LAB (US)

EC: H01L27/32; H01L27/28; (IPC1-7): G09G3/:

Publication info: US6552496 B2 - 2003-04-22 US2002093290 A1 - 2002-07-18

11 EL display device and electronic device

Inventor: YAMAZAKI SHUNPEI (JP) Applicant: SEMICONDUCTOR ENERGY LAB (US)

EC: H01L27/32; H01L27/28; (IPC1-7): G09G3/:

Publication info: US6774573 B2 - 2004-08-10 **US2003214246 A1** - 2003-11-20

12 EL display device and electronic device

Inventor: YAMAZAKI SHUNPEI (JP)

EC: H01L27/32

Applicant: SEMICONDUCTOR ENERGY LAB (US)

IPC: *H01L27/32*; *H01L27/28*; (IPC1-7):

H01L31/109

Publication info: US2005006667 A1 - 2005-01-13

Data supplied from the *esp@cenet* database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-76868

(P2001-76868A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int. C1. 7	識別記号		FΙ					テーマコート・	(参考)
H05B 33/08			H05B	33/08					
G09F 9/00	348		G09F	9/00		348	C		
9/30	338			9/30		338			
	365					365	Z		
G09G 3/20	622		G09G	3/20		622	E		
		審査請求	未請求	請求	項の数7	OL	(全19頁)	最終頁	に続く
(21)出願番号	特願2000-194774(P20	000-194774)	(71)出	願人	0001538°	-	エネルギー	研究所	
(22) 出願日	平成12年6月28日(2000	6月28日(2000.6.28)		株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 (72)発明者 山崎 舜平					
(31)優先権主張番号	特願平11-182590				神奈川県	厚木市	長谷398番丸	k 株式会	社半
(32)優先日	平成11年6月28日(1999	9.6.28)			導体エネ	ルギー	研究所内		
(33)優先権主張国	日本(JP)								

(54) 【発明の名称】 E L 表示装置及び電子装置

(57) 【要約】

【課題】 EL表示装置及びそれを具備する電子装置の さらなる小型化及び製造コストの低減を課題とする。

【解決手段】 画素部と駆動回路とを同一基板上に有する上面発光型のEL表示装置において、画素部の内部に形成されるデッドスペース(画素電極の下方)に駆動回路を形成する。これにより駆動回路の専有する領域が画素部の内部に設けられるので従来と同じ画面サイズを得る場合に、1枚の基板からより多くのパネルを切り出すことができる。

【特許請求の範囲】

【請求項1】同一基板上に画素部と駆動回路とが形成されたEL表示装置であって、

前記画素部の内部に前記駆動回路の一部又は全部が形成 されていることを特徴とするEL表示装置。

【請求項2】同一基板上に画素部と駆動回路とが形成されたEL表示装置であって、

前記駆動回路の一部又は全部は、前記画素部に形成された画素電極の下に形成されていることを特徴とするEL表示装置。

【請求項3】同一基板上に画素部、駆動回路及び信号処理部とが形成されたEL表示装置であって、

前記画素部の内部に前記駆動回路の一部若しくは全部又は前記信号処理部の一部若しくは全部が形成されている ことを特徴とするEL表示装置。

【請求項4】同一基板上に画素部、駆動回路及び信号処理部とが形成されたEL表示装置であって、

前記駆動回路の一部若しくは全部又は前記信号処理部の一部若しくは全部は、前記画素部に形成された画素電極の下に形成されていることを特徴とするEL表示装置。

【請求項5】請求項1乃至請求項4のいずれか一において、前記画素電極はEL素子の陰極と接続されていることを特徴とするEL表示装置。

【請求項6】請求項1乃至請求項4のいずれか一において、前記駆動回路とは少なくともシフトレジスタを含むことを特徴とするEL表示装置。

【請求項7】請求項1乃至請求項6のいずれか一に記載されたEL表示装置を備えたことを特徴とする電子装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子(半導体 薄膜を用いた素子)を基板上に作り込んで形成されたE L(エレクトロルミネッセンス)表示装置及びそのEL 表示装置を表示ディスプレイとして有する電子装置(電 子デバイス)に関する。

[0002]

【従来の技術】近年、基板上にTFTを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用い 40 たTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度(μ_{FE})が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。

【0003】このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られるとして注目されている。

[0004] 同一基板上に画素部とその画素部を駆動する駆動回路とを有するモノリシック型表示装置では駆動回路が画素部の周辺に形成されるため、画素部のみを基板上に形成するよりも駆動回路の分だけ必要とする基板サイズが大きくなる。従って、駆動回路の専有面積を如何に小さくするかで1枚の基板から切り出せる表示装置の枚数が変わってくる。

【0005】特に、画素部が対角1インチ以下の表示装置になると非常に小さな基板上に駆動回路を搭載しなくてはならず、駆動回路の専有面積が基板サイズに大きく影響を与えてしまう。しかしながら、画素部の大小に拘わらず駆動回路の機能は同じであり、同一機能の回路をより狭い範囲に形成するためには、TFT特性の向上や微細化技術等、様々な要素が律速点となりうる。

[0006]

【発明が解決しようとする課題】本発明は上記問題点を鑑みてなされたものであり、アクティブマトリクス型E L表示装置のさらなる小型化及び製造コストの低減を課題とする。そして、そのようなアクティブマトリクス型 E L表示装置を表示用ディスプレイとして具備する電子装置(電子デバイス)のさらなる小型化及び製造コストの低減を課題とする。

[0007]

30

【課題を解決するための手段】アクティブマトリクス型 E L 表示装置では、一画素毎にE L 素子が設けられている。ここでいうE L 素子は、陰極、E L 層及び陽極でなる発光素子である。このE L 素子の出力光(以下、E L 光という)は基板側か基板と反対側かのどちらかに出力される。この様子を図6に示す。

【0008】図6(A)の構造は、EL素子が下から順に、ITO(Indium Tin Oxide)でなる画素電極(陽極)/EL層/MgAg電極(陰極)で形成されている。また、陰極自体は薄いので陰極の機能を保護すると同時に補助するための保護電極(ここではアルミ電極)を設けている。この場合、EL光はTFTが形成された基板側に出力される。従って、画素電極の全面積のうち、その下にTFTや配線のない部分が有効発光領域となる。

【0009】一方、図6(B)の構造は、EL素子が下から順に、アルミ膜でなる画素電極/MgAg電極(陰極)/EL層/ITO電極(陽極)で形成されている。この場合、EL光は画素電極を透過しないので全て基板とは反対側(EL表示装置の上面側)に出力される。従って、画素電極の全面積が有効発光領域となる。

【0010】以上のように、図6(A)の場合には画素電極の下に極力素子や配線を形成しないことが重要である。ところが図6(B)の場合には、画素電極の下にどのようなものが形成されていても関係なく、完全なデッドスペースとなっている。

50 【0011】本発明の主旨は、図6(B)のような方式

30

でEL素子を発光させるアクティブマトリクス型EL表示装置において、画素電極の下のデッドスペースを有効に活用することを目的とする。具体的には、画素部においてマトリクス状に配列された各画素の画素電極の下に、画素部を駆動するための駆動回路を形成する。 さらには、駆動回路だけでなくその他の信号処理部(分周波回路、昇圧回路、γ補正回路、メモリ若しくは差動増幅回路など)をも形成しうる。

【0012】即ち、従来、画素部の周辺に設けられていた回路又は素子を、画素部内のデッドスペースに配置し、基板面積の有効活用を図るものである。なお、画素部の周辺に設けられていた素子としてはESD(静電破壊)対策用の保護素子なども含むものとする。

【0013】また、本発明はアクティブマトリクス型EL表示装置のみに適用されるものではなく、同一基板上に駆動回路を有し、画素部が単純マトリクス型であるようなEL表示装置にも適用できる。即ち、画素部においてEL光が基板とは反対側に出力されるEL表示装置であって、且つ、基板上に他の回路又は素子が形成される場合において、本発明は有効である。

[0014]

【発明の実施の形態】まず本発明のアクティブマトリクス型EL表示装置について、断面構造の概略を図1に示す。図1において、11は基板、12は下地となる絶縁膜(以下、下地膜という)である。基板11としてはガラス基板、石英基板、結晶化ガラス基板、セラミックス基板、シリコン基板、金属基板又はプラスチック基板を用いることができる。

【0015】また、下地膜12は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜12としては、珪素(シリコン)を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜(SiOxNy:x、yは任意の整数、で示される)など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜を指す。

【0016】201はスイッチング用TFT、202は電流制御用TFTであり、ここではどちらもnチャネル型TFTの電界効果移動度はpチャネル型TFTの電界効果移動度よりも大きいため、動作速度が早く大電流を流しやすい。また、同じ電流量を流すにもTFTサイズはnチャネル型TFTの方が小さくできる。そのため、nチャネル型TFTを電流制御用TFTとして用いた方が画素電極の下のデッドスペースをより有効に活用することができる。【0017】ただし、本発明において、スイッチング用TFTと電流制御用TFTをnチャネル型TFTに限定する必要はなく、両方又はどちらか片方にpチャネル型TFTを用いることも可能である。

【0018】スイッチング用TFT201は、ソース領域13、ドレイン領域14、LDD領域15a~15d、分離領域16及びチャネル形成領域17a、17bを含む活性層、ゲート絶縁膜18、ゲート電極19a、19b、第1層間絶縁膜20、ソース配線21並びにドレイン配線22を有して形成される。なお、ゲート絶縁膜18又は第1層間絶縁膜20は基板上の全TFTに共通であっても良いし、回路又は素子に応じて異ならせても良い。【0019】また、図2に示すスイッチング用TFT201はゲート電極19a、19bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造(直列に接続された二つ以上の

[0020] マルチゲート構造はTFTのオフ電流を低減する上で極めて有効であり、スイッチング用TFTのオフ電流を十分に低くすれば、スイッチング用TFTのドレインにコンデンサ(電流制御用TFTのゲート電圧を維持するためのコンデンサ)を設けない構成とすることも可能である。その結果、画素内のデッドスペースのさらなる有効活用が可能となる。

チャネル形成領域を有する活性層を含む構造)であって

【0021】さらに、スイッチング用TFT201においては、LDD領域15a \sim 15dは、ゲート絶縁膜18を介してゲート電極19a、19bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、LDD領域15a \sim 15dの長さ(幅)は0.5 \sim 3.5 μ m、代表的には2.0 \sim 2.5 μ mとすれば良い。

【0022】なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域)を設けることはオフ電流を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域16(ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域)がオフ電流の低減に効果的である。

【0023】次に、電流制御用TFT202は、ソース 領域26、ドレイン領域27、LDD領域28及びチャ ネル形成領域29を含む活性層、ゲート絶縁膜18、ゲート電極30、第1層間絶縁膜20、ソース配線31並 びにドレイン配線32を有して形成される。なお、ゲー ト電極30はシングルゲート構造となっているが、マル チゲート構造であっても良い。

【0024】スイッチング用TFT201のドレインは 電流制御用TFT202のゲートに接続されている。具 体的には電流制御用TFT202のゲート電極30はス イッチング用TFT201のドレイン領域14とドレイ ン配線(接続配線とも言える)22を介して電気的に接 続されている。また、ソース配線31は所定の電圧を供給する電流供給線に接続される。

【0025】電流制御用TFT202はEL素子203に注入される電流量を制御するための素子であるが、EL素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。そのため、電流制御用TFT202に過剰な電流が流れないように、チャネル長(L)は長めに設計することが好ましい。望ましくは一画素あたり0.5~2 μ A(好ましくは1~1.5 μ A)となるようにする。

【0026】以上のことを踏まえると、図9に示すように、スイッチング用TFTのチャネル長をL1(但しL1=L1a+L1b)、チャネル幅をW1とし、電流制御用TFTのチャネル長をL2、チャネル幅をW2とした時、W1は0. $1\sim5\,\mu\text{m}$ (代表的には $0.5\sim2\,\mu$ m)、W2は $0.5\sim10\,\mu\text{m}$ (代表的には $2\sim5\,\mu\text{m}$)とするのが好ましい。また、L1は $0.2\sim18\,\mu\text{m}$ (代表的には $2\sim18\,\mu\text{m}$)、L2は $1\sim50\,\mu\text{m}$ (代表的には $10\sim30\,\mu\text{m}$)とするのが好ましい。但し、本発明は以上の数値に限定されるものではない。

【0027】また、図1に示したEL表示装置は、電流制御用TFT202において、ドレイン領域27とチャネル形成領域29との間にLDD領域28が設けられ、且つ、LDD領域28がゲート絶縁膜18を挟んでゲート電極30に重なっている領域と重なっていない領域とを有する点にも特徴がある。

【0028】電流制御用TFT202は、EL素子203を発光させるために比較的多くの電流を流すため、ホットキャリア注入による劣化対策を講じておくことが望ましい。また、黒色を表示する際は、電流制御用TFT30202をオフ状態にしておくが、その際、オフ電流が高いときれいな黒色表示ができなくなり、コントラストの低下等を招く。従って、オフ電流も抑える必要がある。【0029】ホットキャリア注入による劣化に関しては、ゲート無短に対して、DD質域が重なった構造が非

は、ゲート電極に対してLDD領域が重なった構造が非常に効果的であることが知られている。しかしながら、 LDD領域全体を重ねてしまうとオフ電流が増加してしまうため、本出願人は上記構造に加えてゲート電極に重ならないLDD領域を直列に設けるという新規な構造によって、ホットキャリア対策とオフ電流対策とを同時に 40解決している。

【0030】この時、ゲート電極に重なったLDD領域の長さは $0.1\sim3\,\mu\mathrm{m}$ (好ましくは $0.3\sim1.5\,\mu$ m)にすれば良い。長すぎては寄生容量を大きくしてしまい、短すぎてはホットキャリアを防止する効果が弱くなってしまう。また、ゲート電極に重ならないLDD領域の長さは $1.0\sim3.5\,\mu\mathrm{m}$ (好ましくは $1.5\sim2.0\,\mu\mathrm{m}$)にすれば良い。長すぎると十分な電流を流せなくなり、短すぎるとオフ電流を低減する効果が弱くなる。

【0031】また、上記構造においてゲート電極とLD D領域とが重なった領域では寄生容量が形成されてしま うため、ソース領域26とチャネル形成領域29との間 には設けない方が好ましい。電流制御用TFTはキャリ ア(ここでは電子)の流れる方向が常に同一であるの で、ドレイン領域側のみにLDD領域を設けておけば十 分である。

[0032] 但し、電流制御用TFT202の駆動電圧 (ソース領域とドレイン領域との間にかかる電圧) が10 V以下となるとホットキャリア注入は殆ど問題にならなくなってくるため、LDD領域28を省略することも可能である。その場合、活性層はソース領域26、ドレイン領域27およびチャネル形成領域29からなる。

【0033】また、流しうる電流量を多くするという観点から見れば、電流制御用TFT202の活性層(特にチャネル形成領域)の膜厚を厚くする(好ましくは50~100nm、さらに好ましくは60~80nm)ことも有効である。逆に、スイッチング用TFT201の場合はオフ電流を小さくするという観点から見れば、活性層(特にチャネル形成領域)の膜厚を薄くする(好ましくは20~50nm、さらに好ましくは25~40nm)ことも有効である。

【0034】以上は画素内に設けられたTFTの構造について説明したが、このとき同じ画素内には同時に駆動回路(厳密には駆動回路の一部)も形成される。図1には駆動回路を形成する基本単位となるCMOS回路が図示されている。

【0035】図1においては極力動作速度を落とさないようにしつつホットキャリア注入を低減させる構造を有するTFTをCMOS回路のnチャネル型TFT204として用いる。なお、ここでいう駆動回路は、データ信号駆動回路(シフトレジスタ、レベルシフタ、バッファ、ラッチ、D/Aコンバータ、サンプリング回路を含む)、ゲート信号駆動回路(シフトレジスタ、レベルシフタ、バッファを含む)を指す。勿論、他の信号処理回路(分周波回路、昇圧回路、γ補正回路、メモリ若しくは差動増幅回路など)を形成することも可能である。

【0036】 n チャネル型204の活性層は、ソース領域35、ドレイン領域36、LDD領域37及びチャネル形成領域38を含み、LDD領域37はゲート絶縁膜18を挟んでゲート電極39と重なっている。

【0037】ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT204はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、LDD領域37は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。

50 **【0038】** また、CMOS回路のpチャネル型TFT

205は、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。従って活性層はソース領域40、ドレイン領域41及びチャネル形成領域42を含み、その上にはゲート絶縁膜18とゲート電極43が設けられる。勿論、nチャネル型TFT204と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。

[0039] また、n チャネル型TFT204及びpチャネル型TFT205はそれぞれ第1層間絶縁膜20に 覆われ、ソース配線44、45が形成される。また、ド 10 レイン配線46によって両者は電気的に接続される。

【0040】次に、47は第1パッシベーション膜であり、膜厚は10nm~ 1μ m(好ましくは200~500 nm)とすれば良い。材料としては、珪素を含む絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を用いることができる。このパッシベーション膜47は形成されたTFTをアルカリ金属や水分から保護する役割をもつ。最終的にTFTの上方に設けられるEL層にはナトリウム等のアルカリ金属が含まれている。即ち、第1パッシベーション膜47はこれらのアルカリ金属(可120 動イオン)を170 を170 を170 ではこれらのアルカリ金属(110 のカリカリ金属(120 のカイオン)を170 では110 では110 である 110 では110 である 110 である 110

【0041】また、48は第2層間絶縁膜であり、TFTによってできる段差の平坦化を行う平坦化膜としての機能を有する。第2層間絶縁膜48としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を用いると良い。これらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低いという利点を有する。EL層は凹凸に非常に敏感であるため、TFTによる段差は第2層間絶縁膜で殆ど吸収してしまうことが望ましい。また、ゲート配線やデータ配線とEL素子の陰極との間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚く設けておくことが望ましい。従って、膜厚は0.5~5 μ m(好ましくは1.5~2.5 μ m)が好ましい。

【0042】また、49は遮光性の導電膜でなる画素電極であり、第2層間絶縁膜48及び第1パッシベーション膜47にコンタクトホール(開孔)を開けた後、形成された開孔部において電流制御用TFT202のドレイン配線32に接続されるように形成される。なお、図1のように画素電極49とドレイン領域27とが直接接続されないようにしておくと、EL層のアルカリ金属がたとえ画素電極中を拡散したとしても、画素電極を経由して活性層へ侵入するようなことがない。

[0043] 画素電極49の上には酸化珪素膜、窒化酸化珪素膜または有機樹脂膜でなる第3層間絶縁膜50が0.3~1 μ mの厚さに設けられる。この第3層間絶縁膜50は画素電極49の上にエッチングにより開口部が設けられており、その開口部の縁はテーパー形状となるようにエッチングされる。テーパーの角度は10~6050

。 (好ましくは30~50°) とすると良い。

[0044]第3層間絶縁膜50の上には陰極51が設けられる。陰極51としては、仕事関数の小さいマグネシウム (Mg)、リチウム (Li) 若しくはカルシウム (Ca) を含む材料を用いる。好ましくはMgAg(Mg) でなる電極を用いれば良い。他にもMgAgAl 電極、Li Al 電極、また、LiFAl 電極が挙げられる。

【0045】陰極51の上にはEL層52が設けられる。このとき、EL層52は陰極51よりも大きいパターンとなるように形成し、陰極51が完全にEL層52で覆われた状態とすることが必要である。こうすることで陰極51が後に形成する陽極と短絡することを防ぐことができる。

【0046】また、陰極51とEL層52はマルチチャンバー方式(クラスターツール方式ともいう)の真空蒸着機を用いて大気解放しないで連続的に形成することが望ましい。これはEL層52が水分を含んで劣化することを避けるためである。陰極51及びEL層52の形成方法に関しては公知の技術を用いれば良い。

[0047] 例えば、まず第1マスクで全画素に対応する陰極51を形成し、次いで第2マスクで赤色に対応する画素に赤色発光のEL層を形成する。そして、第2マスクを精密に制御しながらずらして順次緑色発光のEL層、青色発光のEL層を形成すればよい。なお、RGBに対応する画素がストライプ状に並んでいる時はこのような方法で第2マスクをずらすだけで良いが、いわゆるデルタ配置と呼ばれる画素構造を実現するには、緑色発光のEL層用に第3マスク、青色発光のEL層用に第4マスクを別途用いても構わない。

【0048】また、上記説明はマスクを用いた蒸着法により各色に発光するEL層を形成する例を示したが、インクジェット法、スクリーン印刷法またはイオンプレーティング法を用いても良い。また、画素を囲むようにリブを形成して、各色のEL層を区分けしても良い。

[0049] さらに、上記説明は赤、緑、青の三原色を用いてカラー表示を行う例を示したが、単色の発光を示すEL表示装置であれば、赤、緑または青のいずれかの発光を示すEL層を全面的に形成しても良い。勿論、白色発光のEL層を形成してモノクロ表示のEL表示装置とすることも可能である。

【0050】EL層51は単層又は積層構造で用いられるが、積層構造で用いた方が発光効率が良いので好ましい。一般的には画素電極上に正孔注入層/正孔輸送層/発光層/電子輸送層の順に形成されるが、正孔輸送層/発光層/電子輸送層、または正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層のような構造でも良い。本発明では公知のいずれの構造を用いても良いし、EL層に対して蛍光性色素等をドーピングしても良い。

[0051] 有機EL材料としては、例えば、以下の米

国特許又は公開公報に開示された材料を用いることがで きる。米国特許第4,356,429号、 米国特許第 4,539,507号、 米国特許第4,720,43 2号、 米国特許第4, 769, 292号、 第4,885,211号、 米国特許第4,950,9 米国特許第5,059,861号、 米国特 50号、 許第5,047,687号、 米国特許第5,073, 446号、 米国特許第5,059,862号、 特許第5,061,617号、 米国特許第5,15 1,629号、米国特許第5,294,869号、 米 国特許第5, 294, 870号、特開平10-1895 25号公報、特開平8-241048号公報、特開平8 -78159号公報。

[0052] 具体的には、正孔注入層としての有機材料 は次のような一般式で表されるものを用いることができ る。

[0053]

【化1】

【0054】ここでQはN又はC-R(炭素鎖)であ り、Mは金属、金属酸化物又は金属ハロゲン化物であ り、Rは水素、アルキル、アラルキル、アリル又はアル カリルであり、T1、T2は水素、アルキル又はハロゲ ンのような置換基を含む不飽和六員環である。

【0055】また、正孔輸送層としての有機材料は芳香 族第三アミンを用いることができ、好ましくは次のよう な一般式で表されるテトラアリルジアミンを含む。

[0056]

[化2]

【0057】ここでAreはアリレン群であり、nは1 から4の整数であり、Ar、R₁、R₈、R₉はそれぞれ 選択されたアリル群である。

[0058] また、EL層、電子輸送層又は電子注入層 としての有機材料は金属オキシノイド化合物を用いるこ とができる。金属オキシノイド化合物としては以下のよ 50 いても良い。代表的なポリマー系材料としては、ポリパ

うな一般式で表されるものを用いれば良い。

[0059]

【化3】

【0060】ここでR₁-R₁は置き換え可能であり、次 のような金属オキシノイド化合物を用いることもでき る。

[0061]

【化4】

【0062】ここでR₂-R₂は上述の定義によるもので あり、L₁-L₅は1から12の炭素元素を含む炭水化物 群であり、L1、L2又はL2、L1は共にベンゾ環を形成 することができる。また、次のような金属オキシノイド 化合物でも良い。

[0063]

【化5】

40

[0064] ここでR₂-R₆は置き換え可能である。こ のように有機EL材料としては有機リガンドを有する配 位化合物を含む。但し、以上の例は本発明のEL材料と して用いることのできる有機EL材料の一例であって、 これに限定する必要はまったくない。

【0065】また、EL材料としてポリマー系材料を用

ラフェニレンビニレン (PPV) 系やポリフルオレン系 などの高分子材料が挙げられる。カラー化するには、例 えば、赤色発光材料にはシアノポリフェニレンビニレン、緑色発光材料にはポリフェニレンビニレン、青色発 光材料にはポリフェニレンビニレン及びポリアルキルフェニレンが好ましい。

[0066] なお、EL表示装置には大きく分けて四つのカラー化表示方式があり、R(赤)G(緑)B(青)に対応した三種類のEL素子を形成する方式、白色発光のEL素子とカラーフィルターを組み合わせた方式、青10色又は青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM)とを組み合わせた方式、陰極(対向電極)に透明電極を使用してRGBに対応したEL素子を重ねる方式、がある。

[0067] 図1の構造はRGBに対応した三種類のEL素子を形成する方式を用いた場合の例である。なお、図1には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。しかし本発明は発光方式に関わらず実施することが可能であり、上記四つの全ての方式を本発明に用いることができる。

【0068】 こうしてEL層52まで形成したら、その上に透明導電膜(酸化物導電膜)でなる陽極53を形成する。膜厚は80~300nm(好ましくは100~20nm)とすれば良い。本発明の場合、EL層で発生した光は図10上方向(基板と反対側の方向)に出力されるので陽極53はEL層52から発した光に対して透明でなければならい。

【0069】なお、本明細書中では、陰極51 (画素電 30極49と併せて陰極と考えても良い)、EL層52及び陽極53で形成される発光素子をEL素子と呼ぶ。図1においてEL素子は符号203で示す。

[0070] また、54は第2パッシベーション膜であり、膜厚は10nm ~ 1 μ m (好ましくは $200\sim 50$ 0 nm) とすれば良い。第2パッシベーション膜54を設ける目的は、EL層52を水分から保護する目的が主であるが、放熱効果をもたせることも有効である。但し、上述のようにEL層は熱に弱いので、なるべく低温(好ましくは室温から120でまでの温度範囲)で成膜 40するのが望ましい。従って、プラズマCVD法、スパッタ法、真空蒸着法、イオンプレーティング法又は溶液塗布法(スピンコーティング法)が望ましい成膜方法と言える。

【0071】こうして図1に示すような構造の画素部が完成する。本発明の画素部はnチャネル型TFT204とpチャネル型TFT205とでなるCMOS回路が画素電極49の下に形成されており、このCMOS回路を基本単位として様々な素子、駆動回路又は信号処理部が形成される。なお、図1は一画素に一つCMOS回路が50

形成されているという意味ではなく、画素内に駆動回路 など従来画素部の周辺に設けられていた回路が形成され ることを意味している。

[0072] 従って、従来、画素部の周辺に設けられていた素子、駆動回路又は信号処理部は、各画素において画素電極の下に形成されたTFTで形成され、全体として画素部の内部(画素部の内側)に形成される。

【0073】なお、本発明の主旨は、基板と反対側に光を出力させるEL表示装置において、従来、画素部の周辺に設けられていた回路又は素子を、画素部内のデッドスペース(画素電極の下)に配置し、基板面積の有効活用を図る点にある。従って、図1のTFT構造に限定されるものではない。

 $[0\ 0\ 7\ 4]$ [実施例1] 本発明の実施例について図2 \sim 図5を用いて説明する。ここでは、図1に示した画素部を作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるCMOS回路を図示することとする。

[0075] まず、図2(A)に示すように、下地膜(図示せず)を表面に設けた基板501を用意する。本実施例では結晶化ガラス上に下地膜として100nm厚の窒化酸化珪素膜を200nm厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を $10\sim25$ wt%としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。

【0076】次に基板501の上に45nmの厚さのアモルファスシリコン膜502を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。

【0077】 ここから図2(C)までの工程は本出願人による特開平10-247735号公報を完全に引用することができる。同公報ではNi等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している

[0078] まず、開口部503a、503bを有する保護膜504を形成する。本実施例では150nm厚の酸化珪素膜を用いる。そして、保護膜504の上にスピンコート法によりニッケル (Ni)を含有する層 (Ni含有層)505を形成する。このNi含有層の形成に関しては、前記公報を参考にすれば良い。

[0079] 次に、図2(B)に示すように、不活性雰囲気中で570℃14時間の加熱処理を加え、アモルファスシリコン膜502を結晶化する。この際、Niが接した領域(以下、Ni添加領域という)506a、506bを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜507が形成される。

【0080】次に、図2(C)に示すように、保護膜505をそのままマスクとして15族に属する元素(好ましくはリン)をNi添加領域506a、506bに添加する。こうして高濃度にリンが添加された領域(以下、リン添加領域という)508a、508bが形成される。

【0081】次に、図2(C)に示すように、不活性雰囲気中で600C12時間の加熱処理を加える。この熱処理によりポリシリコン膜507中に存在するNiは移動し、最終的には殆ど全て矢印が示すようにリン添加領域508a、508bに捕獲されてしまう。これはリンによる金属元素(本実施例ではNi)のゲッタリング効果による現象であると考えられる。

【0082】この工程によりポリシリコン膜 509中に残るNiの濃度はSIMS(質量二次イオン分析)による測定値で少なくとも 2×10^{17} atoms/cm³ にまで低減される。Ni は半導体にとってライフタイムキラーであるが、この程度まで低減されるとTFT特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のSIMS分析の測定限界であるので、実際にはさらに低い濃度(2×10^{17} atoms/cm³ 以下)であると考えられる。

【0083】こうして触媒を用いた結晶化され、且つ、その触媒がTFTの動作に支障を与えないレベルにまで低減されたポリシリコン膜509が得られる。その後、このポリシリコン膜509を用いた活性層510~513をパターニング工程により形成する。なお、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。(図2(D))

【0084】次に、図2(E)に示すように、50nm 30 厚の窒化酸化シリコン膜をプラズマCVD法により形成し、その上で酸化雰囲気中で950℃1時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。

【0085】この熱酸化工程では活性層と上記室化酸化シリコン膜との界面で酸化が進行し、約15 n m厚のポリシリコン膜が酸化されて約30 n m厚の酸化シリコン膜が形成される。即ち、30 n m厚の酸化シリコン膜と50 n m厚の窒化酸化シリコン膜が積層されてなる80 n m厚のゲート絶縁膜514が形成される。また、活性層510~513の膜厚はこの熱酸化工程によって30 n m となる。

【0086】次に、図3(A)に示すように、レジストマスク515を形成し、ゲート絶縁膜514を介してp型を付与する不純物元素(以下、p型不純物元素という)を添加する。p型不純物元素としては、代表的には13族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程(チャネルドープ工程という)はTFTのしきい値電圧を制御するための工程50

である。

【0087】なお、本実施例ではジボラン(B_2H_4)を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により 1×1 $0'^5\sim1\times10'^4$ aloms/cm³(代表的には $5\times10'^4\sim5\times10'^7$ aloms/cm³)の濃度でボロンを含む不純物領域 $516\sim518$ が形成される。

【0088】次に、図3(B)に示すように、レジストマスク519a、519bを形成し、ゲート絶縁膜514を介してn型を付与する不純物元素(以下、n型不純物元素という)を添加する。なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン(PH_{3})を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを 1×10^{18} atom s/cm^3 の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。

[0089] この工程により形成される n 型不純物領域 520、521 には、n 型不純物元素が $2\times10^{16}\sim5$ $\times10^{19}$ atoms/cm³ (代表的には $5\times10^{17}\sim5\times10^{18}$ atoms/cm³) の濃度で含まれるようにドーズ量を調節 する。

【0090】次に、図3(C)に示すように、添加されたn型不純物元素及びp型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜514が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図6(A)の工程でチャネル形成領域となる部分の活性層/ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。

【0091】本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を800℃1時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。

[0092] この工程により n型不純物領域 520、521 の端部、即ち、n型不純物領域 520、521 の周囲に存在する n型不純物元素を添加していない領域(図3(A)の工程で形成された p型不純物領域)との境界部(接合部)が明確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。

【0093】次に、200~400nm厚の導電膜を形成し、パターニングしてゲート電極522~525を形成する。なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。(図3(D))

【0094】具体的には、タンタル(Ta)、チタン

(Ti)、モリブデン(Mo)、タングステン(W)、 クロム(Cr)、導電性を有するシリコン(Si)から 選ばれた元素でなる膜、または前記元素の窒化物でなる 膜(代表的には窒化タンタル膜、窒化タングステン膜、 窒化チタン膜)、または前記元素を組み合わせた合金膜 (代表的にはMo-W合金、Mo-Ta合金)、または 前記元素のシリサイド膜(代表的にはタングステンシリ サイド膜、チタンシリサイド膜)を用いることができ

【0095】本実施例では、50nm厚の窒化タングス 10 テン (WN) 膜と、350nm厚のタングステン (W) 膜とでなる積層膜を用いる。これはスパッタ法で形成す れば良い。また、スパッタガスとしてXe、Ne等の不 活性ガスを添加すると応力による膜はがれを防止するこ とができる。

る。勿論、単層で用いても積層して用いても良い。

[0096] またこの時、ゲート電極523、525は それぞれn型不純物領域520、521の一部とゲート 絶縁膜514を挟んで重なるように形成する。この重な った部分が後にゲート電極と重なったLDD領域とな る。なお、ゲート電極524は断面では二つに見える が、実際は電気的に接続されている。

【0097】次に、図4(A)に示すように、ゲート電 極522~525をマスクとして自己整合的にn型不純 物元素 (本実施例ではリン) を添加する。こうして形成 される不純物領域526~532にはn型不純物領域5 20、521の1/2~1/10(代表的には1/3~ 1/4) の濃度でリンが添加されるように調節する。具 体的には、1×10'6~5×10'8atoms/cm3(典型的 には3×10''~3×10'8 atoms/cm³) の濃度が好ま しい。

【0098】次に、図4(B)に示すように、ゲート電 極等を覆う形でレジストマスク533a~53dを形成 し、 n型不純物元素 (本実施例ではリン)を添加して高 濃度にリンを含む不純物領域534~540を形成す る。ここでもフォスフィン(PH₃)を用いたイオンド ープ法で行い、この領域のリンの濃度は1×10¹⁰~1 $\times 10^{2}$ atoms/cm³ (代表的には2×10 2 °~5×10 20 atoms/cm³) となるように調節する。

【0099】この工程によってnチャネル型TFTのソ ース領域若しくはドレイン領域が形成されるが、スイッ 40 チング用TFTは、図4(A)の工程で形成したn型不 純物領域529~531の一部を残す。この残された領 域が、図1におけるスイッチング用TFTのLDD領域 15a~15dに対応する。

【0100】次に、図4(C)に示すように、レジスト マスク533a~533dを除去し、新たにレジストマス ク541を形成する。そして、p型不純物元素(本実施 例ではボロン)を添加し、高濃度にボロンを含む不純物 領域542、543を形成する。ここではジボラン(B

10²¹ atoms/cm³ (代表的には5×10²⁰~1×10²¹ a toms/cm³/) 濃度となるようにボロンを添加する。

[0101] なお、不純物領域542、543には既に 1×10'6~5×10'8atoms/cm3の濃度でリンが添加 されているが、ここで添加されるボロンはその少なくと も3倍以上の濃度で添加される。そのため、予め形成さ れていたn型の不純物領域は完全にP型に反転し、P型 の不純物領域として機能する。

【0102】次に、図4(D)に示すように、レジスト マスク541を除去した後、第1層間絶縁膜544を形 成する。第1層間絶縁膜544としては、珪素を含む絶 縁膜を単層で用いるか、その中で組み合わせた積層膜を 用いれば良い。また、膜厚は400nm~1.5 μ mと すれば良い。本実施例では、200nm厚の窒化酸化珪 素膜の上に800nm厚の酸化珪素膜を積層した構造と する。

【0103】その後、それぞれの濃度で添加された n型 またはp型不純物元素を活性化する。活性化手段として は、ファーネスアニール法が好ましい。本実施例では電 熱炉において窒素雰囲気中、550℃、4時間の熱処理 を行う。

[0104] さらに、3~100%の水素を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行い 水素化処理を行う。この工程は熱的に励起された水素に より半導体膜の不対結合手を水素終端する工程である。 水素化の他の手段として、プラズマ水素化(プラズマに より励起された水素を用いる)を行っても良い。

[0105]なお、水素化処理は第1層間絶縁膜544 を形成する間に入れても良い。即ち、200nm厚の窒 30 化酸化珪素膜を形成した後で上記のように水素化処理を 行い、その後で残り800nm厚の酸化珪素膜を形成し ても構わない。

【0106】次に、図5(A)に示すように、第1層間 絶縁膜544に対してコンタクトホールを形成し、ソー ス配線545~548と、ドレイン配線549~551 を形成する。なお、本実施例ではこの電極を、チタン膜 を100nm、チタンを含むアルミニウム膜を300n m、チタン膜150nmをスパッタ法で連続形成した3 層構造の積層膜とする。勿論、他の導電膜でも良い。

【0107】次に、50~500nm(代表的には20 0~300nm) の厚さで第1パッシベーション膜55 2を形成する。本実施例では第1パッシベーション膜5 52として300nm厚の窒化酸化シリコン膜を用い る。これは窒化シリコン膜で代用しても良い。

【0108】この時、窒化酸化シリコン膜の形成に先立 ってH₂、NH₃等水素を含むガスを用いてプラズマ処理 を行うことは有効である。この前処理により励起された 水素が第1層間絶縁膜544に供給され、熱処理を行う ことで、第1パッシベーション膜552の膜質が改善さ

た水素が下層側に拡散するため、効果的に活性層を水素 化することができる。

【0109】次に、図5(B)に示すように、有機樹脂 からなる第2層間絶縁膜553を形成する。有機樹脂と してはポリイミド、アクリル、BCB(ベンゾシクロブ テン) 等を使用することができる。特に、第2層間絶縁 膜553はTFTが形成する段差を平坦化する必要があ るので、平坦性に優れたアクリル膜が好ましい。本実施 例では2.5μmの厚さでアクリル膜を形成する。

【0110】次に、第2層間絶縁膜553、第1パッシ 10 ベーション膜552にドレイン配線551に達するコン タクトホールを形成し、画素電極554を形成する。本 実施例では画素電極554として200nm厚のアルミ 二ウム合金膜(1wt%のチタンを含有したアルミニウム 膜)を形成する。

【0111】次に、珪素を含む絶縁膜(本実施例では酸 化珪素膜)を500nmの厚さに形成し、画素電極55 4に対応する位置に開口部を形成して第3層間絶縁膜5 55を形成する。開口部を形成する際、ウェットエッチ ング法を用いることで容易にテーパー形状の側壁とする ことができる。開口部の側壁が十分になだらかでないと 段差に起因するEL層の劣化が顕著な問題となってしま

【0112】次に、陰極 (MgAg電極) 556及びE L層557を、真空蒸着法を用いて大気解放しないで連 続形成する。なお、陰極556の膜厚は180~300 nm (典型的には200~250nm)、EL層557 の厚さは80~200nm(典型的には100~120 nm)とすれば良い。

【0113】この工程では、まず赤色に対応する画素、 緑色に対応する画素及び青色に対応する画素に対して順 次陰極556を形成する。このとき、陰極556をパタ ーニングするとなると大気解放しなくてはならず、次に 形成するEL層との連続形成ができなくなってしまう。 そのため、陰極556はメタルマスク等を用いた真空蒸 着法により成膜時に物理的にパターン化することが望ま しい。

【0114】そして各画素に設けられた陰極556を覆 うような形で真空蒸着法により各色に発光するEL層 5 57を形成する。但し、EL層は溶液に対する耐性に乏 40 しいためフォトリソグラフィ技術を用いずに各色個別に 形成しなくてはならない。そこでメタルマスク等を用い て所望の画素以外を隠して選択的に形成する。

【0115】即ち、まず赤色に対応する画素以外を全て 隠すマスクをセットし、そのマスクを用いて赤色発光の EL層及び陰極を選択的に形成する。次いで、緑色に対 応する画素以外を全て隠すマスクをセットし、そのマス クを用いて緑色発光のEL層及び陰極を選択的に形成す る。次いで、同様に青色に対応する画素以外を全て隠す マスクをセットし、そのマスクを用いて青色発光のEL 50 取り付けて製品として完成する。このような出荷できる

層及び陰極を選択的に形成する。なお、ここでは全て異 なるマスクを用いるように記載しているが、同じマスク を使いまわしても構わない。

【0116】本実施例のように真空蒸着法を用いて成膜 時にパターン化されるような形成方法とすれば、陰極5 56とEL層557を大気解放しないで連続的に形成す ることが可能となり、EL素子の発光効率を高めること ができる。

【0117】なお、EL層557としては公知の材料を 用いることができる。公知の材料としては、駆動電圧を 考慮すると有機材料を用いるのが好ましい。例えば正孔 注入層、正孔輸送層、発光層及び電子注入層でなる4層 構造をEL層とすれば良い。また、本実施例ではEL素 子の陰極としてMgAg電極を用いた例を示すが、公知 の他の材料であっても良い。

【0118】次に、EL層557を覆って透明導電膜で なる陽極558を形成する。本実施例では酸化インジウ ム・スズ (IT〇) 膜を110 nmの厚さに形成し、パ ターニングを行って陽極とする。また、酸化インジウム に2~20%の酸化亜鉛(ZnO)を混合した透明導電 膜や酸化スズを用いても良い。

【0119】最後に、窒化珪素膜でなる第2パッシベー ション膜559を300nmの厚さに形成する。この第 2パッシベーション膜559によりEL層557を水分 等から保護する。また、EL層557で発生した熱を逃 がす役割も果たす。

【0120】こうして図5(C)に示すような構造のア クティブマトリクス型EL表示装置が完成する。なお、 本実施例の作製工程は一例に過ぎない。例えば、本実施 例では特開平10-247735号公報に記載された手 段で活性層となる半導体膜を形成しているが、他の公知 の手段を用いても構わない。

【0121】また、LDD領域の配置等は好ましい一例 を示したものであり、本実施例の構造に限定する必要は ない。但し、活性層としてポリシリコン膜を用いる場合 は信頼性を高め、且つ、ポリシリコン膜を活性層として 用いる利点を生かす上でも本実施例の構造が好ましい。

【0122】 [実施例2] 実施例1に従って図5 (C) まで完成したら、さらに外気に曝されないように気密性 の高い保護フィルム(ラミネートフィルム、紫外線硬化 樹脂フィルム等)やセラミックス製シーリングカンなど のハウジング材でパッケージング(封入)することが好 ましい。その際、ハウジング材の内部を不活性雰囲気に したり、内部に吸湿性材料(例えば酸化バリウム)を配 置することでEL層の信頼性(寿命)が向上する。

【0123】また、パッケージング等の処理により気密 性を高めたら、基板上に形成された素子又は回路から引 き回された端子と外部信号端子とを接続するためのコネ クター(フレキシブルプリントサーキット:FPC)を 状態にまでしたEL表示装置を本明細書中ではELモジ ュールという。

【O124】ここで本発明のELモジュールの構成を図 7 (A)、(B) を用いて説明する。基板701上には 画素部702、ゲート信号側駆動回路703、データ信 号側駆動回路704、信号処理部(分周波回路、昇圧回 路など、駆動回路以外の回路群)705が形成されてい る。本発明ではゲート信号側駆動回路703、データ信 号側駆動回路704、又は信号処理部705が画素部の 内部 (内側) に形成されている。また、図示されないが 10 それぞれの駆動回路又は信号処理部からの各種配線はF PC706に至り外部機器へと接続される。

【0125】このとき画素部を囲むようにしてハウジン グ材707を設ける。なお、ハウジング材707は画素 部702の外寸(高さ)よりも内寸(奥行き)が大きい 凹部を有する形状又はシート形状であり、透明な部材で 形成される。

【0126】また、ハウジング材707は図7(B)に 示すように接着剤708によって、基板701と共同し て密閉空間709を形成するようにして基板701に固 20 着される。このとき、EL素子は完全に前記密閉空間に 封入された状態となり、外気から完全に遮断される。な お、ハウジング材707は複数設けても構わない。

【0127】また、ハウジング材707の材質はガラ ス、ポリマー等の絶縁性物質が好ましい。例えば、非晶 質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、 セラミックスガラス、有機系樹脂(アクリル系樹脂、ス チレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹 脂等)、シリコーン系樹脂が挙げられる。

【0128】また、接着剤708の材質は、エポキシ系 30 樹脂、アクリレート系樹脂等の接着剤を用いることが可 能である。さらに、熱硬化性樹脂や光硬化性樹脂を接着 剤として用いることもできる。但し、可能な限り酸素、 水分を透過しない材質であることが必要である。

【0129】さらに、ハウジング材707と基板701 との間の空隙709は不活性ガス(アルゴン、ヘリウ ム、窒素等)を充填しておくことが望ましい。また、ガ スに限らず不活性液体(パーフルオロアルカンに代表さ れるの液状フッ素化炭素等)を用いることも可能であ る。不活性液体に関しては特開平8-78519号で用 40 いられているような材料で良い。

【0130】また、空隙709に乾燥剤を設けておくこ とも有効である。乾燥剤としては特開平9-14806 6号公報に記載されているような材料を用いることがで きる。典型的には酸化バリウムを用いれば良い。

【0131】また、画素部には個々に孤立したEL素子 を有する複数の画素が設けられ、それらは全て陽極71 0を共通電極として有している。陽極710は711で 示される領域において、画素電極と同一材料でなる接続 配線712を介して入出力配線713に接続される。入 50 接続されている。また、1002はデータ配線であり、

出力配線713は陽極710に所定の電圧を与えるため の配線であり、導電性ペースト714を介してFPC7 06に接続される。

【0132】ここで領域711におけるコンタクト構造 を実現するための作製工程について図8を用いて説明す

【0133】まず、実施例1の工程に従って図5(A) の状態を得る。このとき、基板端部にあるコンタクト部 (図7 (B) において711で示される領域) において 第1層間絶縁膜544及びゲート絶縁膜514を除去 し、その上に入出力配線713を形成する。勿論、図5 (A) のソース配線やドレイン配線と同時に形成され る。(図8(A))

【0134】次に、図5(B)において第2層間絶縁膜 553及び第1パッシベーション膜552をエッチング する際に、801で示される領域を除去し、且つ開孔部 802を形成する。そして、開孔部802を覆うように して接続配線712を形成する。勿論、この接続配線7 12は図5(B)において画素電極554と同時に形成 される。(図8(B))

【0135】この状態で画素部ではEL素子の形成工程 (第3層間絶縁膜、陰極及びEL層の形成工程) が行わ れる。この際、図8に示される領域ではマスク等を用い て第3層間絶縁膜やEL素子が形成されないようにす る。そして、EL層557を形成した後、別のマスクを 用いて陽極558を形成する。これにより陽極558と 入出力配線713とが接続配線712を介して電気的に 接続される。さらに、第2パッシベーション膜559を 設けて図8(C)の状態を得る。

【0136】以上の工程により図7(B)の711で示 される領域のコンタクト構造が実現される。そして、入 出力配線713はハウジング材707と基板701との 隙間(但し接着剤708で充填されている。即ち、接着 剤708は入出力配線の段差を十分に平坦化しうる厚さ が必要である。)を通ってFPC706に接続される。 なお、接着剤708が設けられる部分はハウジング材7 07と基板701とで圧迫されるため、素子や回路が存 在すると破壊される可能性があるが、図7(B)のよう に配線が通っているだけならば問題はない。

【0137】なお、本実施例に示したアクティブマトリ クス型EL表示装置の作製方法は実施例1に従えば良

【0138】〔実施例3〕本実施例では本発明のアクテ ィブマトリクス型EL表示装置における画素部の断面構 造について図10を用いて説明する。なお、図10にお いて図1と同一の部分に関しては図1と同一の符号を引 用する。

【0139】図10において、1001は電流供給線で あり、電流制御用TFT(図示せず)のソース領域へと

スイッチング用TFT(図示せず)のソース領域に接続 されている。

【0140】ゲート配線と平行な方向において隣接する 画素間には、上記電流供給線1001とデータ配線10 02とが存在する。従って、異なる画素内に形成された 駆動回路用TFT(駆動回路の一部を形成するTFT) を相互に接続するためには、電流供給線1001とデー 夕配線1002とをまたぐことになる。

【0141】この場合、本実施例に示すような方法が挙げられる。一つ目は、ゲート電極39、43と同時に第 10 1接続配線1003を形成し、この第1接続配線1003によりデータ配線等の下をくぐる方式である。本実施例では電流供給線1001とCMOS回路1000bとを接続するためにこの方式を用いている。

[0142] また、二つ目は第2接続配線1004を形成し、この第1接続配線1004により電流供給線1001及び/又はデータ配線1002をまたぐ方式である。本実施例ではCMOS回路1000aとCMOS回路1000bとを接続するためにこの方式を用いている

【0143】この場合、図5(B)の工程において、第2層間絶縁膜553にコンタクトホールを開けた後に、画素電極ではなく第2接続配線1004を形成すれば良い。そして、次に第2接続配線1004を覆う層間絶縁膜を形成し、コンタクトホールを開けて画素電極を形成すれば良い。

【0144】なお、本実施例では電流供給線1001及びデータ配線1002が同一の層で形成されているが、別々の層であっても良い。即ち、電流供給線1001又はデータ配線1002を、図10の第2接続配線100 304の層に形成すれば良い。その場合、電流供給線及びデータ配線を超えるには、ゲート配線と同一の層で第2接続配線を形成すれば良い。

【0145】以上のように、本実施例では電流供給線及びデータ配線とは異なる層に形成された接続配線を用い、それにより上記電流供給線及びデータ配線を乗り越える点に特徴がある。本実施例の接続配線としては、ゲート配線と同一の配線、又はデータ配線と画素電極との間の層に設けた配線を用いることができる。

[0146] なお、本実施例の構造は、実施例1を参照 40 すれば容易に作製することができる。また、実施例2に示したEL表示装置に本実施例の構成を組み合わせて実施することは可能である。

【0147】〔実施例4〕本実施例では、実施例3の構成を用いて画素内に駆動回路を形成した場合の例について説明する。具体的には、画素部の内部(内側)にシフトレジスタを形成した例について示す。

【0148】図11 (A) は画素部のある一画素を拡大した上面図、図11 (B) はその回路図である。スイッチング用TFT201と電流制御用TFT202は図1 50

の同符号のTFTに相当する。1101は保持容量であり、電流制御用TFT202のゲートにかかる電圧を1フレーム期間保持する役割を果たす。但し、スイッチング用TFT201をマルチゲート構造としてTFTのオフ電流を極力低減すれば、保持容量1101を省略することも可能である。

【0149】本実施例ではこの保持容量1101を電流制御用TFT202のゲート電極と電流供給線1102との間で形成している。勿論、電流制御用TFTのソース領域と電流制御用TFT202のゲート電極(ゲート配線も含む)との間で容量を形成しても良い。

[0150] また、画素内にはシフトレジスタの一部 (フリップフロップ回路) が示されており、インバータ 1103、クロックドインバータ1104、1105の 三つで一つのフリップフロップ回路を形成している。実際のシフトレジスタはこのフリップフロップ回路が直列 に接続されている。

【0151】また、Vgはゲート信号、Vsはソース信号(データ信号)、Vdd1(電流供給線1102)はEL素子203の陰極に与える陰極信号、Vckはクロック信号(Vckの上にバーが付してあるものはVckの反転信号を意味する)、Vdd2はクロックドインバータの正側信号、Vdd3はクロックドインバータの負側信号である。なお、本実施例ではVdd1には接地電位が与えられる。

【0152】本実施例のような構造では、一画素に一つのフリップフロップ回路が形成され、隣接する画素内に設けられて別のフリップフロップ回路と直列に接続される。そして、Vck等が画素間をまたぐ時、図10において1004で示したような接続配線1106~1115を用いれば良い。

【0153】なお、接続配線1114、1115はデータ配線や電流供給線と同時に形成しても良い。即ち、交差する際に同一層でなければ問題はなく、ある配線が他の配線をまたぐ時に他の配線をどの層で形成するかは実施者が適宜設計すれば良い。

【0154】なお、本実施例の構成は、実施例 $1\sim3$ のいずれの構成とも自由に組み合わせて実施することが可能である。

【0155】〔実施例5〕本実施例では、アクティブマトリクス型EL表示装置の画素構造を実施例4とは異なる構造とした場合の一例を説明する。具体的には、図11に示した画素構造において、ゲート配線の材料を異なるものとした例を図12に示す。なお、図12は図11の構造とほぼ同じであるので異なる部分だけを説明す

【0156】なお、本実施例ではスイッチング用TFTをトリプルゲート構造としてオフ電流を10pA以下 (好ましくは1pA以下)にしている。そのため、図11に示した保持容量1101は省略している。

【0157】図12において、61a~61cは実施例1

のゲート電極と同様に窒化タングステン膜とタングステ ン膜の積層膜で形成されたゲート電極である。これらは 図12に示すように各々孤立したパターンとしても良い し、各々電気的に接続されたパターンとしても良いが、 形成された時点では電気的にフローティング状態にあ る。

【0158】ゲート電極61a~61cとしては窒化タン タル膜とタンタル膜の積層膜やモリブデンとタングステ ンの合金膜など他の導電膜を用いても良い。しかしなが ら、3 μm以下 (好ましくは2 μm以下) の微細な線幅を 10 形成しうる加工性に優れた膜であることが望ましい。ま た、ゲート絶縁膜を拡散して活性層中へ侵入するような 元素を含む膜でないことが望ましい。

【0159】これに対して、ゲート配線62としてゲー ト電極61a~61cよりも低抵抗な導電膜、代表的には アルミニウムを主成分とする合金膜や銅を主成分とする 合金膜を用いる。ゲート配線62には特に微細な加工性 は要求されない。また、活性層と重なることもないので 絶縁膜中を拡散しやすいアルミニウムや銅を含んでいて も問題とはならない。

【0160】本実施例の構造とする場合、実施例1の図 4 (D) の工程において第1層間絶縁膜544を形成す る前に活性化工程を行えば良い。この場合、ゲート電極 61a~61cが露呈した状態で熱処理を加えることにな るが、十分に不活性な雰囲気、好ましくは酸素濃度が1 ppm以下である不活性雰囲気で熱処理を行う分にはゲー ト電極61a~61cが酸化されることはない。即ち、酸 化により抵抗値が増加することもないし、除去の困難は 絶縁膜(酸化膜)で覆われてしまうようなこともない。

【0161】そして、活性化工程が終了したら、アルミ 30 ニウム又は銅を主成分とする導電膜を形成し、パターニ ングによりゲート配線62を形成すればよい。この時点 でゲート電極61a~61cとゲート配線62との接触す る部分では良好なオーミックコンタクトが確保され、ゲ ート電極61a~61cに所定のゲート電圧を加えること が可能となる。

【0162】本実施例のような構造によってゲート配線 の配線抵抗を極力低減することは、配線遅延を低減する 上で非常に有効である。なお、本実施例において図12 に示した画素構造は本発明を何ら限定するものではな く、好ましい一例に過ぎない。また、本実施例は、実施 例1~3のいずれの構成とも自由に組み合わせて実施す ることが可能である。

【0163】〔実施例6〕図1に示した構造において、 活性層と基板11との間に設けられる下地膜12とし て、放熱効果の高い材料を用いることは有効である。特 に電流制御用TFTは長時間に渡って比較的多くの電流 を流すことになるため発熱しやすく、自己発熱による劣 化が問題となりうる。そのような場合に、本実施例のよ うに下地膜が放熱効果を有することでTFTの熱劣化を 50 機EL材料を用いることが好ましいとしたが、本発明は

抑制することができる。

【0164】放熱効果をもつ透光性材料としては、B (ホウ素)、C(炭素)、N(窒素)から選ばれた少な くとも一つの元素と、Al(アルミニウム)、Si(珪 素)、P(リン)から選ばれた少なくとも一つの元素と を含む絶縁膜が挙げられる。

【0165】例えば、窒化アルミニウム(AlxNy) に代表されるアルミニウムの窒化物、炭化珪素(Six Cy)に代表される珪素の炭化物、窒化珪素(SixN ý) に代表される珪素の窒化物、窒化ホウ素(BxN y) に代表されるホウ素の窒化物、リン化ホウ素(Bx Py)に代表されるホウ素のリン化物を用いることが可 能である。また、酸化アルミニウム(A1xOy)に代 表されるアルミニウムの酸化物は透光性に優れ、熱伝導 率が20Wm⁻ K⁻ であり、好ましい材料の一つと言え る。なお、上記透光性材料において、x、yは任意の整 数である。

【0166】また、上記化合物に他の元素を組み合わせ ることもできる。例えば、酸化アルミニウムに窒素を添 加して、AlNxOyで示される窒化酸化アルミニウム を用いることも可能である。この材料にも放熱効果だけ でなく、水分やアルカリ金属等の侵入を防ぐ効果があ る。なお、上記室化酸化アルミニウムにおいて、x、y は任意の整数である。

【0167】また、特開昭62-90260号公報に記 載された材料を用いることができる。即ち、Si、A 1、N、O、Mを含む絶縁膜(但し、Mは希土類元素の 少なくとも一種、好ましくはCe(セリウム), Yb (イッテルビウム), Sm (サマリウム), Er (エル ビウム), Y (イットリウム)、La(ランタン)、G d (ガドリニウム)、Dy (ジスプロシウム)、Nd (ネオジウム) から選ばれた少なくとも一つの元素) を 用いることもできる。これらの材料にも放熱効果だけで なく、水分やアルカリ金属等の侵入を防ぐ効果がある。 【0168】また、少なくともダイヤモンド薄膜又はア

モルファスカーボン膜(特にダイヤモンドに特性の近い もの、ダイヤモンドライクカーボン等と呼ばれる。)を 含む炭素膜を用いることもできる。これらは非常に熱伝 導率が高く、放熱層として極めて有効である。但し、膜 40 厚が厚くなると褐色を帯びて透過率が低下するため、な るべく薄い膜厚(好ましくは5~100nm)で用いる ことが好ましい。

【0169】また、上記放熱効果をもつ材料からなる薄 膜を単体で用いることもできるが、これらの薄膜と、珪 素を含む絶縁膜とを積層して用いても良い。

【0170】なお、本実施例の構成は、実施例1~5の いずれの構成とも自由に組み合わせて実施することが可 能である。

【0171】〔実施例7〕実施例1ではEL層として有

無機EL材料を用いても実施できる。但し、現在の無機 EL材料は非常に駆動電圧が高いため、そのような駆動 電圧に耐えうる耐圧特性を有するTFTを用いなければ ならない。

【0172】または、将来的にさらに駆動電圧の低い無機EL材料が開発されれば、本発明に適用することは可能である。

[0173] また、本実施例の構成は、実施例1~6のいずれの構成とも自由に組み合わせることが可能である。

【0174】〔実施例8〕本発明を実施して形成されたアクティブマトリクス型EL表示装置(ELモジュール)は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れている。そのため本発明は直視型のELディスプレイ(ELモジュールを組み込んだ表示ディスプレイを指す)に対して実施することが可能である。ELディスプレイとしてはパソコンモニタ、TV放送受信用モニタ、広告表示モニタ等が挙げられる。

【0175】また、本発明は上述のELディスプレイも 含めて、表示ディスプレイを部品として含むあらゆる電 20 子装置に対して実施することが可能である。

【0176】そのような電子装置としては、ELディスプレイ、ビデオカメラ、デジタルカメラ、頭部取り付け型ディスプレイ(ヘッドマウントディスプレイ等)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはコンパクトディスク(CD)、レーザーディスク(登録商標)(LD)又はデジタルバーサタイルディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディ 30スプレイを備えた装置)などが挙げられる。それら電子装置の例を図13に示す。

[0177] 図13(A) はパーソナルコンピュータであり、本体2001、筐体2002、表示部2003、キーボード2004を含む。本発明は表示部2003に用いることができる。

【0178】図13(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106を含む。本発明を表示部2102に用いることができ40る。

[0179] 図13 (C) は頭部取り付け型のELディスプレイの一部(右片側)であり、本体2301、信号ケーブル2302、頭部固定バンド2303、表示モニタ2304、光学系2305、表示装置2306を含む。本発明は表示装置2306に用いることができる。

[0180] 図13 (D) は記録媒体を備えた画像再生 装置(具体的にはDVD再生装置)であり、本体240 1、記録媒体(CD、LDまたはDVD等)2402、 操作スイッチ2403、表示部(a)2404、表示部50

(b) 2405を含む。表示部(a) は主として画像情報を表示し、表示部(b) は主として文字情報を表示するが、本発明はこれら表示部(a)、(b) に用いることができる。なお、記録媒体を備えた画像再生装置としては、CD再生装置、ゲーム機器などに本発明を用いることができる。

【0181】図13(E)は携帯型(モバイル)コンピュータであり、本体2501、カメラ部2502、受像部2503、操作スイッチ2504、表示部2505を含む。本発明は表示部2505に用いることができる。【0182】図13(F)はELディスプレイであり、筐体2601、支持台2602、表示部2603を含む。本発明は表示部2603に用いることができる。ELディスプレイは視野角が広いため液晶ディスプレイに比べて大画面化した場合において有利であり、対角10インチ以上(特に対角30インチ以上)のディスプレイにおいて有利である。

[0183] また、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

【0184】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子装置に適用することが可能である。また、本実施例の電子装置は実施例1~7のどのような組み合わせからなる構成を用いても実現することができる。

[0185]

【発明の効果】本発明を実施することにより基板と反対側に光を出力する動作をするアクティブマトリクス型E L表示装置において、画素部の内部(画素部と同一の領域)に駆動回路や他の信号処理部を形成することが可能となり、アクティブマトリクス型EL表示装置の小型化が実現される。

【0186】また、基板上に形成されるTFT自体も各回路又は素子が必要とする性能に併せて最適な構造のTFTを配置することで、信頼性の高いアクティブマトリクス型EL表示装置を実現している。

【0187】そして、そのようなアクティブマトリクス型EL表示装置を表示ディスプレイとして具備することで、小型で信頼性の高い高性能な電子装置を生産することが可能となる。

【図面の簡単な説明】

- 【図1】 EL表示装置の断面構造を示す図。
- 【図2】 EL表示装置の作製工程を示す図。
- 【図3】 EL表示装置の作製工程を示す図。
- 【図4】 EL表示装置の作製工程を示す図。
- 【図5】 EL表示装置の作製工程を示す図。
- 【図6】 EL表示装置の光の出力方向を説明するための図。
- 【図7】 ELモジュールの外観を示す図。

【図8】 コンタクト構造の作製工程を示す図。

【図9】 EL表示装置の画素部の構成を示す図。

【図10】 EL表示装置の断面構造を示す図。

【図11】 EL表示装置の画素部の上面構造を示す


図。

【図12】 EL表示装置の画素部の上面構造を示す


図。

【図13】 電子装置の具体例を示す図。

[図1]




【図2】




501:石英基板 502:75ルファスシリコン膜 503s,503b:閉口部 504:保護域 505:||合有層 505s,508b:||「添加領域 507:ま゚リシリコン類 508s,508b:リン添加模域 509:ま゚リシリコン類 510~513:活性層 514:ケート絶縁調


[図3]




【図4】




[図9]




【図5】







【図8】




【図12】



[図10]



【図11】



フロントペー	ジの続き				
(51) Int. Cl. 7		識別記号	F I		テーマコード(参考)
G 0 9 G	3/20	6 2 3	G 0 9 G	3/20	6 2 3 H
		680			6 8 0 G
	3/30			3/30	J
H 0 5 B	33/14		H 0 5 B	33/14	A